WIPO专利WO1989005064A1 Dispositif pll complementaire a haute vitesse

专利PDF首页>>WIPO专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:

公开号:WO1989005064A1
申请号:PCT/JP1988/001133
申请日:1988-11-11
公开日:1989-06-01
发明作者:Akira Yokomizo
申请人:Akira Yokomizo；
IPC主号:H03L7-00

专利说明:
[0001] 明細書高速追従形 F L L 装置
[0002] 「技術分野」
[0003] 太.発明は、高速追従形 P L L装置に関するものである。
[0004] 「背景技術」
[0005] 第 2図は、従来の: P L L装置の一例を示す図で、第 2図において、 7 1は入力端子で、入力端子 7 1に供給された入力信号は位相比較器 7 2の一方の入力端子に供給される。
[0006] 位相比較器 7 2の他方の入力端子には、後述する分周器 7 5からの信号が供給されており、位相比較器 7 2は一方の入力端子に入力された信号の位相と他方の入力端子に入力された'信号の位相とを位相比較して、両信号間の位相差に対応した位相誤差信号を口一パスフィルタ（以下、 L F Fと記す） 7 3に出力する。 L P F 7 3で高域成分が除去された位相誤差信号は電圧制御発振器（以下、 V C Oと記す） Ί 4に制御信号として供給される。 V C 0 7 4は位相誤差信号に対応した周波数の信号を分周器 7 5及び出力端子 7 6へ出力する。分周器 7 5は V C O 7 4から出力される信号を分周して、この分周した信号を上述したように位相位相比較器 7 2に供給する。
[0007] しかし、従来の P L L装置は、ジッタ等の時間軸変動の大きい信号、すなわち周波数変動は少ないにもかかわらず、位相変動の大きい信号に対しては、位相同期（ロック）が困難であった。その理由の一つとしては、たとえ周波数は同一であったとしても、位相同期をとるためには、一度周波数をずらすことにより相対的な位相を近づけ、さらに再度周波数を一致させるという作業を行わなければならないからである。
[0008] 太発明は、上記問題点を解块することを目的とするものである。「発明の開示」
[0009] *発明は、制御信号により発振周波数が制御されかつ必要とする補正出力信号の周波数の m倍（mは 2以上の整数）の発振周波数の信号を出力する電: 圧制御発振器と；この電圧制御発振器の出力信号を基準信号として受け、受けた基準信号の位相をずらせることにより 2以上の位相の異なる副基準信号をつくる遅延回路と、トリガ入力端子からトリガ信号を受け、該トリガ信号を受けた時からこれらの副基準信号を m分の 1に分周し始める分周器と、この分周後の信号の論理出力を取出す論理回路とで構成した同期信号選択回路と；この同期信号選択回路の出力信号を分周する第 2の分周器と；この第 2 の分周器の出力信号を第 1入力端子に受けると共に第 2入力端子に外部入力信号を受け、この第 2の分周器の出力信号と外部入力信号との位相差を検出して両信号の位相差に対応する位相誤差信号を出力する位相比較器と；この位相比較器より供給される位相誤差信号の高域成分を除去して前記電圧制御発振器の制御信号として出力する低域ろ波器とからなる高速追従形 P L L装置である。
[0010] 位相を先に一致させるので、周波数が一致していれば、それだけで引込みが完了となり、引込み時間が大幅に短縮される。
[0011] 太発明の別の形態は、制御信号により発振周波数が制御されかつ必要とする補正出力信号の周波数の m倍（mは 1以上の整数）の発振周波数の信号を出力する電圧制御発振器と；この電圧制御発振器の出力信号を基準信号として受け、受けた基準信号の位相をずらせることにより 2以上の位相の異なる副基準信号をつくる遅延回路と、トリガ入力端子からトリガ信号を受け、該トリガ信号を受けた時からこれらの副基準信号を 2 m分の 1に分周し始める分周器と、この分周後の各信号の反転信号の論理和又は論理積を出力する第 1の論理回路と、分周後の各信号の非反転信号の論理和又は論理積を出力する第 2の論理回路と、該第 1及び第 2の論理回路の論理和出力を受ける論理積回路又は第 1及び第 2の論理回路の論理積出力を受ける論理和回路とで構成した同期信号選択回路と；この同期信号選択回路の出力信号を分周する第 2の分周器と；この第 2の分周器の出力信号を第 1入力端子に受けると共に第 2入力端子に外部入力信号を受け、この第 2の分周器の出力信号と外部入力信号との位相差を検出して両信号の位相差に対応する位相誤差信号を出力する位相比較器と；この位相比較器より供給される位相誤差信号の高域成分を除去して前記電圧制御発振器の制御信号として出力する低域ろ波器とからなる高速追従形 P L L装置である。この形態の高速追従形 P L L装置は、上記形態のものに比べてより高い周波数においても使用できる利点がある。
[0012] 「図面の簡単な説明」
[0013] 第 1図は *発明の高速追従形 P L L装置の実施例を示す図、
[0014] 第 2図は従来の： P L L装置を示す図、
[0015] 第 3図は同期信号選択回路の具体例を示す図、
[0016] 第 4図は第 3図の同期信号選択回路の各部の動作を示す図、
[0017] 第 5図は第 1図の高速追従形 F L L装置の動作を示す図、
[0018] 第 6図は同期信号選択回路の他の具体例を示す図、
[0019] 第 Ί図は第 6図の同期信号選択回路の各部の動作を示す図、
[0020] 第 8図は同期信号選択回路の更に他の具体例を示す図、
[0021] 第 9図は第 8図の同期信号選択回路の各部の動作を示す図、
[0022] 第 1 0図は同期信号選択回路の更に別の具体例を示す図、
[0023] 第 1 1図は第 1 0図の同期信号選択回路の各部の動作を示す図である。
[0024] 「発明を実施するための最良の形態 J
[0025] 以下、図示の実施例について本発明を説明する。
[0026] 第 1図に示す高速追従形 P L L装置の回路は、入力端子 1に加えられる入力信号 S 1 に対し、周波数と位相の精度を高く保ちながら、しかし周波数を大幅に変えることなく、最短の引込み時間で、入力信号 S 1 に対し周波数及び位相が一定の関係にある出力信号を得るように構成されている。
[0027] 具体的には、第 1図に示すように、高速追従形 P L L装置は、電圧制御発振器（V CO) 6と、同期信号選択回路 7と、移相器 8と、分周器 9と、位相比較器 2と、フローティング回路 3 Aを前置したアナログスィッチ 3 B と、電圧保持回路としての機能を兼ねる口一パスフィルタ（L P F) 4、 5 と、タイミング抽出回路 10とを有し、必要とする補正出力信号 S 15を出力端子 1 5に得る構成である。
[0028] VC06は、アナログスィッチ 3 Bからの制御信号 S 34を L P F 4を:通して高域成分を除去した後の信号 S4 を受け、この信号 S4 により癸振周波数が制御され、かつ、必要とする補正出力信号 S 15の周波数 f の m倍（mは 2 以上の整数）の癸振周波数 miの信号 S 8 を、同期信号選択回路 7に与える回路である。
[0029] 同期信号選択回路 7は、この VC06の出力信号 S6 を受ける一方、トリガ入力端子 1 2からトリガ信号 S12に同期して、信号 S8 (周波数 mf) の m分の 1の周波数の信号 S7 (周波数 f) を出力する回路である。尚、トリガ信号 S 12は、タイミング ¾出回路 10により、入力信号 S 1 から抽出される。
[0030] 同期信号選択回路 7からの出力信号 S7 は補正出力端子 1 5に現れるが、実際にこの同期信号選択回路 7から取出される信号 S7 は、外部条件の如何によリ术来あるべき位相から若干ずれたものとなる。移相器 8は、このずれを補償するためのもので、出力信号 S7 の位相が入力信号 S 1 に対する太来あるべき一定の位相関係からずれた場合には、これを正.しい位相関係に戻す働きをする。従って、移相器 8は、位相精度をあまリ要求としない場合にはこれを省くことができる。
[0031] いずれにせよ同期信号選択回路 7からの出力信号 S7 は、移相器 8を通つて、補正出力信号 S 15として正しい位相関係で出力端子 1 5に現れる。分周器 9は、トリガ信号 S12に同期して、補正出力信号 S 15の分周を開始し、その分周後の信号は、位相比較器 2に入力される。分周器 9は、主として、補正出力信号 S 15の周波数 f に対し入力信号 S 1 の周波数が（ 1 / 11) f と两者が異なって位相比較ができない場合に備えたものである。従って、周波数が同一であれば、分周器 9は 1対 1の分周比とすることができるものである。ここでは周波数が異なっていることを前提として説明する。
[0032] 次に、位相比較器 2は、分周器 9の出力と入力信号 S 1 との位相を比較し、位相差を検出して両信号の位相差に対応する位相誤差信号 S2 を出力する。
[0033] フーティング回路 3 Aは、入力信号 S1 若しくは分周器 9からの信号 S 8 が消失した場合に、フローティング回路 3 Aと接続されたアナログスィッチ 3 Bの入力端子をフローティングし、結果的に L P F 4、 5の入力端子をフローティング状態にする役目をする。このことは、 1^ 4、' 5がじ11回路で構成されている場合、その構成要素であるコンデンサにより入力値が保持されることを意味する。この意味において、 L P F 4、 5は電圧保持回路としての機能を兼ねる。
[0034] アナログスィッチ 3Bは、フローティング回路 3 Aを介して位相比較器 2 からの位相誤差信号 S2 を受け、この位相誤差信号 S2 を二者択一的に LP F 4、 5の一方に供給する選択機能を有する。この切換えの順序は、位相誤差信号 S2 を、まず位相補正のための L PF 5側に供給し、次に周波数補正のための L P F 4側に供給するようにする。位相補正の L P F 5側への供紿を周波数補正の L P F4側への供給よりも優先させるのは、周波数変動が多くないのにも拘らず、位相変動が起る場合が多いからである。例えば、フロッピーディスク等のディスク装置或いはビデオテープレコーダ等には、モータが使用されており、内部での信号系は水晶等の発振器を使用しているために、周波数が一定であるにもかかわらず、モータのワウフラッター（回転のふらつき）により、どうしても位相変動が大きくなつてしまう。先に周波数を変えてから位相を引込む方法もあるが、この方法では、せっかく周波数が合致しているにも関わらず、わざわざ周波数を変えることになり、引込み時間が長くなる。しかし、上記の方法では、位相を先に一致させるので、周波数が一致していれば、それだけで引込みが完了となり、引込み時間が大幅に短縮される。上記フローティング回路 3 Aが非フローティング状態にある場合には、 L P F 4、 5は、入力信号に応じた出力信号を出力する。尚、： L P F 4、 5 は、フローティング回路 3 Aがフローティング状態に切換った場合には、その直前に生じていた出力値を保持する。
[0035] L P F 4は、アナログスィツチ 3 Bの出力信号 S 34から高域成分を除去して VCO 6へ供給し、 V C 06はこの L P F 4で得られた直流成分の大きさによリ発振周波数が制御された信号 S 8 を出力する。また LP F 5は、アナログスィッチ 3 Bからの出力信号 S 35から高域成分を除去して移相器 8へ供給する働きをする。位相器 8は、この L P F 5から得られた直流成分の大きさに応じて、同期信号選択回路 7から供給される信号 S の位相量を、入力信号 S 1 と一定の閟係に保つよう制御して、補正出力端子 1 5に出力する。
[0036] タイミング抽出回路 10は、初期信号入力端子 1 1からの初期信号 S11を受けた後、入力信号 S 1 から 3種のタイミング信号 S 12， S 13, S 14を作成する。
[0037] 第 5図は、入力信号 S1 として、カラ一テレビジョンのカラ一バースト及び瘢送色信号（V S) からバースト分離増幅回路（図示せず）により抽出したカラ一バースト信号（B S) を取扱ったものであリ、擻送色信号を復調するため必要な基準副搬送波（SB S) を作り出す色同期回路として機能させた例である。勿論、第 1図の回路は、これ以外に、例えばカラ一映像信号の書込み用クロック信号癸生回路や、逆にカラ一映像信号の読出し用クロック信号発生回路や、バースト信号用の周波数カウンタや、フロッピーディスク等の所謂ディスク装置での読出し用又は書込み用のクロック信号発生回路や、ディスク装置での同期信号検出回路あるいは、デコード回路等、または周波数ホッピング通信方式（周波数を一定時間だけ保持し、順次その周波数を変化させることにより、必要な情報を送る通信の 1つの方式）での同期信号検出回路または同期信号発生回路、あるいは直列データ伝送方式における同期信号検出回路、解読用同期信号発生回路等にも適用できるものである。しかし、ここでは説明の便宜上、色同期回路を中心として説明する。
[0038] 第 5図に示すように、色同期回路の場合、タイミング抽出回路 1 0の初期信号入力端子 1 1からの初期信号 S 11は、バースト抜取りパルス（B T) である。そして、タイミング抽出回路 1 0の第 1のタイミング信号 S 12は、バースト抜取りパルス（B T) が入力されてから力ラ一パースト信号 B Sが一定時間ないし一定繰返数だけ検出されたならば出力が Lレベルとなり、 L レベルに落てからバースト抜取りパルス（B T ) が入力されると再び Hレべルとなるリセット信号（K ) である。第 2のタイミング信号 S 13は、リセット信号 Kの状態が変化した時から、バースト信号 B Sがー定時間ないし一定繰返数だけ検出されるまでの間出力されるアナログセレクト信号（A S ) である。第 3のタイミング信号 S Uは、アナログセレクト信号（A S ) の状態が変化した時から、バースト信号 B Sがー定時間ないし一定繰返数だけ検出されるまでの間出力されるフローティング'セレクト信号（F S ) である。次に、この色同期回路の場合について第 1図の回路の動作を、第 5図を参照しながら説明する。この第 5図は、 2度目のバースト信号 S 1が来てからの動作を示したものである。
[0039] 2度目のバ一スト信号 S 1がまだ到来しない間は、タイミング抽出回路 1 0の第 2のタイミング信号 S 13 ( E N S ) は L レベルでありその結果フ口一ティング回路 3 Aがフローティング状態にある。また、タイミング抽出回路 1 0の第 3のタイミング信号 S 14も Lレベルに在り、その結果アナログスィッチ 3 Bが L P F 4側に切換っている。タイミング抽出回路 1 0の第 1 のタイミング信号 S 12については Lレベルとなっており、この結果同期信号選択回路 7の禁止が解除されており、出力端子 1 5には補正出力信号 S 1 5 が生じている。
[0040] まず、 2度目のバースト信号 S 1に先立ちバースト抜取パルス B Tが到来する（時刻 t 10) 。これによりタイミング抽出回路 1 0の第 1 のタイミング信号 S 12が Hレベルに変化し、同期信号選択回路 7が禁止され、その出力が停止する。次いで、今問題としている 2度目のバースト信号 S 1が到来する（第 5図の : P点）。従って位相比較器 2は、同期信号選択回路 7の禁止が解除されて、分周器 9の出力信号 S 9が入力されるのを待機する状態となる。タイミング抽出回路 1 0は、バースト信号 s 1を: P点からカウントし一定値になつたとき、この実施例では 3カウントした時点（時刻 t 11) で、第 1のタイミング信号 S 12を Lレベルに、第 2のタイミング信号 S 13及び第 3のタイミング信号 S 14を Hレベルにする。第 1のタイミング信号 S 12 ( Lレベル）により、同期信号選択回路 7の禁止が解除されると共に、分周器 9が分周機能を開始する。この結果、位相比較器 2は、分周器 9の出力信号 S 9 と 2度目のバースト信号 S 1 との位相比較を開始する。また、第 2のタイミング信号 S 13 ( Hレベル）によリフ口一ティング回路 3 Aが非フローティング状態に切换り、第 3のタイミング信号 S 14によりアナログスィツチ 3 Bが L P F 5側に切換る。従って、位相比較器 2の出力は、フローティング回路 3 A、アナログスィツチ 3 Bを通って L P F 5に供給され、高域成分を除去されて移相器 8 に位相補正信号として加わる。移相器 8は、この位相補正信号を受けて、同期信号選択回路 7の出力信号を、分周器 9の出力信号 S 9と 2度目のバースト信号 S 1 との位相誤差が少なくする方向に、移相させる。但し、ここでは分周器 9の出力信号 S 9 と 2度目のバースト信号 S 1 との位相誤差は、ゼロ又は 9 0度もしくは 1 8 0度等の一定の関係が保たれれば、それで誤差がないと考える。
[0041] 太来、同期信号選択回路 7の出力 S 7と、バースト信号 S 1 との位相関係は位相誤差がゼロであるはずであるが、回路素子に固有の遅延時間があるので、出力信号に遅れを生じ、第 5図に t _P で示す如く位相のずれが生ずる。移相器 8は、これらの位相の誤差を、時刻 t 11より第 2のバースト信号 B S が更に一定カウント数（第 5図では 3カウント）だけカウントされる間（時刻 t 11より時刻 t 12) に、位相誤差を小さくする。勿論、これ以外にも、電源電圧変動、環境温度変化等による位相変動が原因となって位相誤差を生ずるが、長期的に見た場合には、このような位相誤差についても、結果的には修正されることとなる。第 5図では、時刻 t 12で位相誤差がゼロとなるように示してある力実際には、必ずしも t 12で位相誤差がなくなるとは限らない。
[0042] タイミング抽出回路 1 0は、バースト信号 S 1 を P点からカウントし一定値になったとき、この実施例では 5カウントした時点（時刻 t 12) で、第 3 のタイミング信号 S 14を Lレベルにする。第 3のタイミング信号 S 14によりアナログスィッチ 3 Bが L P F 4側に切換る。従って、位相比較器 2の出力は、フローティング回路 3 A、アナログスィッチ 3 Bを通って L P F 4に供給され、高域成分を除去されて V C 0 6に周波数補正信号 S 4として加わる。 V C 0 6は、この周波数補正信号 S 4を受けて、同期信号選択回路 7の出力信号を、分周器 9の出力信号 S 9と 2度目のバースト信号 S 1 との周波数誤差が少なくする方向に、その出力周波数を変化させる。
[0043] ところで、アナログスィッチ 3 Bが L P F 4側に切換り、 L P F 5は切離されるが、それまでのアナログスィッチ 3 Bが切換る直前の補正量は、 L P F 5の構成要素であるコンデンサに記憶保持されている。従って、時刻 t l2 以降においても位相補正は、引続き行われる。
[0044] タイミング抽出回路 1 0は、バースト信号 S 1 を P点からカウントし一定値になったとき、この実施例では 8カウントした時点（時刻 t 13) で、第 2 のタイミング信号 S 13を Lレベルにする。第 2のタイミング信号 S 13によりフローティング回路 3 Aがフローティング状態に切換る。従って、位相比較器 2の出力は、フローティング回路 3 Aにより切離され、アナ oグスィッチ 3 Bには供給されない。この結果、フローティング状態に切換る直前の補正量は、 L P F 4の構成要素であるコンデンサに記憶保持されている。従つて、時刻 t 13以降においても周波数の補正は、引続き行われる。
[0045] 上述した位相と周波数の補正は、第 3度目以降の各バースト信号の到来する度に、繰返し行なわれる。この過程において、周波数が一定で位相変動が生じ、その結果位相及び周波数が一定関係に保たれなくなった場合にも、先に周波数を変えることなく、位相を一定関係に保つことのみによって、全体 0 としての位相引込みが瞬睁に完了できる。従って、周波数変動が多くないのにも関わらず位相変動が起る場合、例えば、フロッビ一ディスク等のディスク装置或いはビデオテープレコーダ等の情報信号系に適用すれば、モータ駆動源のワウフラッタが相当大きくても、これを回路的に瞬時に補正することができる。
[0046] 上記実施例では、フローティング回路 3 Aをタイミング信号 S 13で切換えたが、分周器 9の出力信号 S 9又は入力信号 S 1 によって、フローティング回路 3 Aを切換えることもできる。また、入力端子 1 1を省略し、入力信号 S 1から必要なタィミング信号を得ることもできる。
[0047] 「産業上の利用可能性」
[0048] 尚、上記実施例に別回路を追加し、例えば、フロッピ一ディスク装置等でのシンクロ信号の検出回路、シンクロ信号発生回路並びに、デコード回路にも応用可能である。更には周波数ホッビング通信方式における同期信号発生回路、同方式におけるデコード回路等にも応用できる。これらフロッピ一ディスク装置や周波数ホッピング通兽方式等に応用する場合には、第 1図の回路を例えば次のように修正して適用することができる。
[0049] 即ち、上記実施例では、位相比較器 2の出力は、フローティング回路 3 A のみに接続されているが、位相比較器 2の出力をフローティング回路 3 Aだけでなく新たに設けたアイソレーションアンプ（図示ぜず）にも接続し、このアイソレ一ションアンプの出力を上記とはの口一パスフィルタ（図示せず）に接続し、以つて、口一パスフィルタの出力がある程度以上の電圧レべルとなった時には、周波数又は位相の同期がずれたものとして、電圧比較器によリ信号を出力するように構成するのである。
[0050] これにより、入力信号 S 1 として入ってる同期信号（情報信号としては、一般的にはシンクロ信号と呼ばれる）の状態が変化したことを検出し、この変化点を捉えてタィミング信号抽出回路 1 0の作動を決定し、誤った同期信号が到来していることを検出するようにした回路としても使用することが出来る。
[0051] 次に、上記同期信号選択回路 7の構成について説明する。
[0052] まず、第 1の実施形態として、必要とする出力信号の繰返し周波数の m倍 (mは 2以上の整数）の基準信号を受け、受けた基準信号の位相をずらせることによリ n個（nは 2以上の整数）の位相の異なる副基準信号をつくリ、トリガを受けた時からこれらの副基準信号を m分の 1 (即ち 1 / P = 1 Z m) に分周し始め、分周後の信号の論理和を出力として取出す同期信号選択回路について説明する。
[0053] 第 3図は m= p = 2、 n= 3の場合の具体的回路を示す。即ち、入力端子 23に加わる繰返し周波数 2 f の基準信号 SO を用い、その位相を 1ノ3づつ順次遅らせて 3つの副基準信号 SA 、 SB 、 SC を作り、それらを 1/2 に分周するように構成した回路例である。遅延装置 30は 2つの遅延回路 D L l、 D L 2を ¾続接銃して構成してあり、選択回路 40の分周回路 4 1 は、それぞれプリセット可能なフリップフロップ F F 1、 F F 2、 F F 3から成る 1ノ 2の分周器 43、 44, 45により、また論理和回路 42は、これらのフリップフロップ F F 1、 FF 2、 FF 3の δ出力を 3入力とする O Rゲ一卜 46で構成してある。第 4図の 1) 〜8) はこの第 3図の回路の各部の動作を示す。
[0054] 出力信号 Sとして希望する繰返し周波数 f を 2MHzとしたとき、繰返し周波数 2 f (4 MHz) の基準信号 SO は、遅延装置 30からそのままの形で副基準信号 SA として FF 1のクロック入力 CKに入力され、他方では、遅延回路 D L 1、 D L 2を通して順次位相がずらされた後、副基準信号 SB，SC として、それぞれ分周器 44、 45に入力される。副基準信号 S A 、 SB 、 S C は、互いに 1周期の 1ノ 3づっ位相がずれている（第 4図の 2) 〜 4) ) 。今、トリガ信号 Gが端子 24に入力され、従ってィンバータ 47よりその反転信号 6がフリップフロップ F F 1、 F F 2、 F F 3のプリセット入力 P Rに印加されると、各フリップフロップがプリセットされ、トリガ信号 Gの立下り（第 4図に示す反転信号 5では立上リ）の時点より、各フリツプフロップが分周動作可能となる（第 4図の a点）。即ち、 FT1、 F F 2、 F F 3の 5出力は、クロック入力端子 C Κに入力される副基準信号 S A 、 SB 、 SC の立下り時点の到来毎に反転し、 1Z2の分周を開始する (第 4図の 5) 〜 7) ) 。 ORゲート 46は、これら F F 1、 F F 2、 FF 3の δ出力、即ち 1Z2分周後の信号（2MHz) の論理和をつくり、端子 2 5に出力信号 Sとして出力する（第 4図の 8) ) 。
[0055] この出力信号 Sの繰返し周期 Tは、第 4図の 2) 〜8) から明らかなように、副基準信号の周期 TA 、 TB 、 TC (即ち基準信号 SO の周期）の 2倍であり、従って、出力信号 Sとして希望する繰返し周波数 "f C 2 MHz) のものが得られることになる。一方、ジッタについては、基準信号 SO の 1周期の 1 Z 3づっ遅らせた副基準信号 S A 、 SB 、 SC を使用しているので、ジッタも、単に繰返し周波数 fO を 2倍にした 1つの信号を使用する場合に較べ 1/3に減少する。しかも、出力信号 Sの最初の立上りは、 3つの副基準信号 SA 、 SB 、 SC のラち、トリガ信号 δの立上り時点との時間的関係が最も早い、副基準信号 SA を基準にして得られる。
[0056] 第 6図は m= p = 2、 n = 3の場合の具体的回路で、選択回路 40の論理積回路 5 1として構成した ANDゲート 52を用いている。従って、第 6図の回路の各都の動作は、第 7図の 1) 〜7) 及び 9) となる。
[0057] 次に、第 2の実施形態として、必要とする出力信号の繰返し周波数の m倍 (mは 1以上の整数）の基準信号を受け、かつ基準信号源としては電圧制御発振器を用い受けた基準信号の位相をずらせることによリ n個（IIは 2以上の整数）の位相の異なる副基準信号をつくリ、トリガを受けた時からこれらの副基準信号を 2 m分の 1 (即ち lZp = l/2 m) に分周し始め、分周後の各信号の反転信号の論理和及び非反転信号の論理和を出力させ、両論理和の信号の論理積を出力として取出す同期信号選択回路について説明する。この回路は、既に明らかなように、 Pが偶数の場合に成リ立つ。
[0058] 第 8図は、 m= l、 n= 3、 P = 2の場合の具体的回路例を示す。この第 8図の回路は、 1 Z2分周器 43、 44、 45を構成しているフリップフップ F F 1、 F F 2、 FF 3の Q出力を ORゲート 46により理論和をとるばかりでなく、出力も別の ORゲート 48により論理和をとリ、両 OR ゲート 46、 8の出力を ANDゲート 49を通して端子 25に出力させるよラに構成したものである。
[0059] 第 9図の 1) 〜 1 3) ほ、この第 8図の回路の各部の動作を示す。第 9図の 9 ) 〜 1 1 ) は、分周器 43、 44、 45を構成している F F 1、 F F 2、 F F 3の出力であり、既に述べた Q出力の反転波形となる。又、第 9 図の 1 2) は 0 Rゲート 48の出力波形を示し、第 9図の 1 3) は ANDゲ - ト 49の出力波形を示す。
[0060] 第 9図の 1) 〜 4) と 1 3) との関係から明らかなょラに、この ANDゲート 4 9より得られる出力信号 Sの周期 Tは、副基準信号の周期 TA 、 T B 、 TC ( 即ち基準信号 SO の周期）と同じである。従って基準信号 SO には、出力信号 Sの繰返し周波数 "f と同じ繰返し周波数のものを使用すればよい。例えば、出力信号 Sとして希望する繰返し周波数 f を 2 MHzとしたとき、基準信号 SO として 2MHzのものを使用すればよい。このことは、第 8 図の回路では、第 3図及び第 6図の形態より、低い繰返し周波数の基準信号 SO を用いることができることを意味する。にも拘らず、ジッタ（第 9図では U ) が副基準信号の数 nに対応して 1Z3に減少する効果があることは勿論、出力信号 Sの最初の立上リは、 3つの副基準信号 S A 、 SB 、 SC のうち、トリガ信号 δの立上り時点（第 9図では a点）との時間的関係が最も早い、副基準信号 SA を基準にして得られる。
[0061] 第 1 0図は、 m= l、 n = 3、 P = 2の場合の具体的回路例を示す。この第 1 0図の回路は， 1/2分周器 43、 44、 45を構成しているフリップフロップ F F 1、 F F 2 , F F 3の Q出力を A N Dゲ― ト 5 2により論理積をとるばかりでなく、 δ出力も別の ANDゲート 53により論理積をとリ、両 A NDゲート 52、 53の出力を ORゲ— ト 54を通して端子 25に出力させるように構成したものである。
[0062] 第 1 1図の 1 ) 〜 1 3) は、この第 1 0図の回路の各都の動作を示す。第 1 1図の 9) 〜； L 1 ) は、分周器 43、 44、 45を構成している F F 1、 F F 2、 3の出カでぁり、既に述べた Q出力の反転波形とる。また、第 1 1図の 1 2) は ANDゲート 53の出力波形を、第 1 1図の 13) は 0 Rゲート 54の出力波形を示す。
[0063] 第 1 1図の 1) 〜 4) と 13) との関係から明らかなように、この ORゲ一ト 54ょリ得られる出力信号 Sの周期 Tは、副基準信号の周期 TA 、 T B 、 TC (即ち基準信号 SO の周期）と同じである。従って、基準信号 SO を出力信号 Sの繰返し周波数 f と同じ繰返し周波数に設定すればよい。例えば、出力信号 Sとして希望する縵返し周波数 f を 2MHzとしたとき、基準信号 SO として 2MHzのものを使用すればよい。このことは、第 1 0図の回路では、第 3図及び第 6図の形態よリ、低い繰返し周波数の基準信号 SO を用いることができることを意味する。にも拘らず、ジッタ（第 1 1図では t j ) が副基準信号の数 nに対応して 1 Z 3に減少する効果があることほ勿論、出力信号 Sの最初の立下りは、 3つの副基準信号 SA 、 SB 、 SC のうち、トリガ信号 5の立上リ時点（第 1 1図では a点）との時間的関係が最も早い、副基準信号 SA を基準にして得られる。
[0064] 尚、上記の同期信号選択回路 7にあっては、フリップフロップ F F 1、 F F 2、 F F 3の代りに、プリセット可能な分周器を使用し、これに所望の値をプセットしておくことにより、トリガ信号からの位相位置を 90度、 18 0度、 270度のように、設定することが可能となる。

权利要求:
Claims

請求の範囲 . 制御信号により発振周波数が制御されかつ必要とする補正出力信号の周波数の m倍（mは 2以上の整数）の発振周波数の信号を出力する電圧制御発と、
この電圧制御発振器の出力信号を基準信号として受け、受けた基準信号の位相をずらせることにより 2以上の位相の異なる副基準信号をつくる遅延回路と、トリガ入力端子からトリガ信号を受け、該トリガ信号を受けた時からこれらの副基準信号を m分の 1に分周し始める分周器と、この分周後の信号の論理和又は論理積を取出す論理回路とで構成した同期信号選択回路と、この同期信号選択回路の出力信号を分周する第 2の分周器と、
この第 2の分周器の出力信号を第 1入力端子に受けると共に第 2入力端子に外部入力信号を受け、この第 2の分周器の出力信号と外部入力信号との位相差を検出して両信号の位相差に対応する位相誤差信号を出力する位相比較器と、
この位相比較器より供給される位相誤差信号の高域成分を除去して前記電圧制御発振器の制御信号として出力する低域ろ波器とからなる高速追従形 P L L装置。
. 制御信号にょリ発振周波数が制御されかつ必要とする補正出力信号の周波数の m倍（mは 1以上の整数）の発振周波数の信号を出力する電圧制御発振 ¾■と、
この電圧制御発振器の出力信号を基準信号として受け、受けた基準信号の位相をずらせることにより 2以上の位相の異なる副甚準信号をつくる遅延回路と、トリガ入力端子からトリガ信号を受け、該トリガ信号を受けた時からこれらの副基準信号を 2 m分の 1に分周し始める分周器と、この分周後の各信号の反転信号の論理和又は論理積を出力する第 1の論理回路と、分周後の各信号の非反転信号の論理和又は論理積を出力する第 2の論理回路と、該第 1及び第 2の論理回路の論理和出力を受ける論理積回路又は第 1及び第 2の論理回路の論理積出力を受ける論理和回路とで構成した同期信号選択回路この同期信号選択回路の出力信号を分周する第 2の分周器と、
この第 2の分周器の出力信号を第 1入力端子に受けると共に第 2入力端子に外都入力信号を受け、この第 2の分周器の出力信号と外部入力信号との位相差を検出して両信号の位相差に対応する位相誤差信号を出力する位相比較器と、
この位相比較器より供給される位相誤差信号の高域成分を除去して前記電圧制御発振器の制御信号として出力する低域ろ波器とからなる高速追従形 P L L装置。

类似技术:

公开号 | 公开日 | 专利标题

US5455540A|1995-10-03|Modified bang-bang phase detector with ternary output

DE10157786B4|2005-11-10|Verarbeitung von digitalen Hochgeschwindigkeitssignalen

US4280099A|1981-07-21|Digital timing recovery system

US4795985A|1989-01-03|Digital phase lock loop

EP0458269B1|1995-03-08|Phase-locked loop circuit

EP0303494B1|1995-12-13|Clock signal generation system

CA1288839C|1991-09-10|Digital phase locked loop clock recovery scheme

JP2944607B2|1999-09-06|ディジタルｐｌｌ回路とクロックの生成方法

US4386323A|1983-05-31|Arrangement for synchronizing the phase of a local clock signal with an input signal

US6329850B1|2001-12-11|Precision frequency and phase synthesis

KR100547831B1|2006-01-31|가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치

JP2863763B2|1999-03-03|データ抽出装置

US5097489A|1992-03-17|Method for incorporating window strobe in a data synchronizer

JP2909740B2|1999-06-23|位相整合回路

US4584695A|1986-04-22|Digital PLL decoder

US5834979A|1998-11-10|Automatic frequency control apparatus for stabilization of voltage-controlled oscillator

CA2061524C|1999-11-23|Phase/frequency comparator for timing recovering circuit

US5194828A|1993-03-16|Double PLL device

CA1176714A|1984-10-23|Clock synchronization system

DE69535087T2|2006-12-21|Schaltungsanordnung zur Taktrückgewinnung

US4214262A|1980-07-22|Digital apparatus for correcting a time-base error in a television video signal

US4604582A|1986-08-05|Digital phase correlator

JP2007110370A|2007-04-26|デジタル位相検出器

US5122677A|1992-06-16|Instantaneous breakless clock switching apparatus

DE3200491C2|1989-11-30|

同族专利:

公开号 | 公开日

JP2764579B2|1998-06-11|

JPH01129530A|1989-05-22|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

法律状态:
1989-06-01| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |

1989-06-01| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |

优先权:

申请号 | 申请日 | 专利标题

[返回顶部]